


Electrónica Digital

De las puertas lógicas y su implementación con transistores BJT. Algo de la composición de circuitos lógicos a partir de las tablas de verdad de las funciones de Boole y cómo se puede sumar dos números decimales en expresión binaria.




Implementación con transistores BJT de las puertas:

- NOT
- NOR
- AND



INVERSOR PUERTA NOT



esquema del circuito inversor con un transistor



representación con símbolos americano
y europeo


Recordemos que los valores de tensión para la entrada sabemos que sólo pueden ser 0 y 1 por lo que de aquí en adelante no se dibujarán ni la pila ni la conexión a tierra.

E	S
0	1
1	0




Puertas Lógicas NOR con transistores.

Dado que la suma de llaves se definió como:



Resulta totalmente comprensible presentar la puerta OR como dos transistores en paralelo. Pero colocando dos puertas inversoras en paralelo se obtiene la puerta NOR .




a	b	s	$\bar{s} = (a + b)$
0	0	1	0
0	1	0	1
1	0	0	1
1	1	0	1

esquema del circuito de una
puerta NOR hecho con dos transistores.
Tabla de verdad de dicho circuito



Puertas Lógicas NAND con transistores.

Además se puede armar una puerta NAND, en base a lo aprendido con el transistor en modo de inversor



esquema del circuito de una puerta NAND hecho con un transistor y dos diodos y símbolos en versión americana y europea

a	b	S
0	0	0
0	1	0
1	0	0
1	1	1





Cualquier función dentro del álgebra de Boole se puede obtener a partir de la tabla de verdad, usando las operaciones de inversión, producto y suma.

a	b	c	f(a,b,c)	Aporta con el término
0	0	0	0	
0	0	1	1	$\bar{a} * \bar{b} * c$
0	1	0	0	
0	1	1	0	
1	0	0	0	
1	0	1	0	
1	1	0	1	$a * b * \bar{c}$
1	1	1	1	$a * b * c$

$$f(a,b,c) = \bar{a} * \bar{b} * c + a * b * \bar{c} + a * b * c$$



Es así que adopta mucha importancia la puerta AND-OR que se puede implementar fácilmente



$$s = f(a, b, c, d) = a * b + c * d$$




Puerta XOR usando la ANDOR

a	b	S
0	0	0
0	1	1
1	0	1
1	1	0







Se puede ver que la función que representa a esta tabla es:

$$f(a, b) = \bar{a}b + a\bar{b}$$

y cuyo símbolo es:



Capacidad de desarrollar cualquier función sólo con puertas NAND



$$a + b = \overline{\overline{a + b}} = \overline{\overline{a} * \overline{b}}$$


Esta misma propiedad la tiene la puerta NOR



54LS00/DM54LS00/DM74LS00 2-Input NAND Gates

General Description


This device contains four independent gates each of which performs the logic NAND function.




Se justifica plenamente la existencia de chips de pequeña escala de integración (SSI) con los que cualquier persona puede desarrollar el dispositivo lógico electrónico que desee (incluso una computadora) desarrollando las funciones a partir de la tabla de verdad y uniendo los terminales de manera adecuada




AND

	
Símbolo Americano	Símbolo Europeo

A	B	S		7408
0	0	0		
0	1	0		
1	0	0		
1	1	1		




OR




Símbolo Americano

Símbolo Europeo

A	B	S		
0	0	0	 A detailed pinout diagram for the 7432 OR gate. It shows a rectangular package with 14 pins. The top row of pins is labeled 14, 13, 12, 11, 10, 9, 8 from left to right. The bottom row is labeled 1, 2, 3, 4, 5, 6, 7 from left to right. Below the bottom row, the pins are also labeled 1A, 1B, 1Y, 2A, 2B, 2Y, and GND. The diagram shows two OR gates inside. The first gate has inputs 1A and 1B, and output 1Y. The second gate has inputs 2A and 2B, and output 2Y. Pin 14 is VCC and pin 7 is GND. The number 7432 is written to the right of the diagram.	7432
0	1	1		
1	0	1		
1	1	1		




Semisumador




Si el dispositivo sumador para el bit de menor peso exige como resultado dos bits de salida, para sumar el bit de segundo orden en el peso tendré que tener en cuenta el acarreo de la suma del bit de menor peso



Nos queda entonces averiguar cómo diseñamos el sumador de dos bits que tenga en cuenta el acarreo del bit anterior



Y un sumador de cuatro bits
 $A+B = A_3 A_2 A_1 A_0 + B_3 B_2 B_1 B_0$
tendría esta forma



La tabla de verdad generalizada para cualquier bit de orden superior al más bajo deberá ser:


	A₁	B₁	C₀	S₁	C₁
Linea	A_n	B_n	C_{n-1}	S_n	C_n
0	0	0	0	0	0
1	0	0	1	1	0
2	0	1	0	1	0
3	0	1	1	0	1
4	1	0	0	1	0
5	1	0	1	0	1
6	1	1	0	0	1
7	1	1	1	1	1

$$S_n = \overline{A_n} * \overline{B_n} * C_{n-1} + \overline{A_n} * B_n * \overline{C_{n-1}} + A_n * \overline{B_n} * \overline{C_{n-1}} + A_n B_n C_{n-1}$$

$$C_n = \overline{A_n} B_n C_{n-1} + A_n \overline{B_n} C_{n-1} + A_n B_n \overline{C_{n-1}} + A_n B_n C_{n-1}$$



$$C_n = B_n C_{n-1} + A_n C_{n-1} + A_n B_n$$



Linea	A_n	B_n	C_n	$\sim A_n$	$\sim B_n$	$\sim C_n$	S_n	C_n	$\sim S_n$	$\sim C_n$	\sim Linea
0	0	0	0	1	1	1	0	0	1	1	7
1	0	0	1	1	1	0	1	0	0	1	6
2	0	1	0	1	0	1	1	0	0	1	5
3	0	1	1	1	0	0	0	1	1	0	4
4	1	0	0	0	1	1	1	0	0	1	3
5	1	0	1	0	1	0	0	1	1	0	2
6	1	1	0	0	0	1	0	1	1	0	1
7	1	1	1	0	0	0	1	1	0	0	0

Los valores de $\sim S_n$ y $\sim C_n$ se obtienen por conclusión

$$\overline{C}_n = (\overline{B}_n)(\overline{C}_{n-1}) + (A_n)(\overline{C}_{n-1}) + (\overline{A}_n)(\overline{B}_n)$$

Definiendo

y comparando con la expresión para S_n
tenemos que

$$D_n = (A_n + B_n + C_{n-1})(\overline{C}_n)$$

$$S_n = D_n + A_n B_n C_{n-1}$$

O sea

$$S_n = A_n \overline{C}_n + B_n \overline{C}_n + C_{n-1} \overline{C}_n + A_n B_n C_{n-1}$$



