Implementar los siguientes circuitos en el simulador lógico:
- Latch SR asincrónico básico.
- Latch SR sincrónico con entrada RESET asincrónica.
- Latch D con entrada RESET asincrónica.
- Flip flop D con entrada RESET asincrónica.
- Flip flop JK con entrada RESET asincrónica.
- Flip flop T con entrada RESET asincrónica.
¿Se puede implementar un latch JK? ¿Por qué?